S12 1 PN="62-185471" ?t 12/5/1

12/5/1

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02268571 **Image available**
SOLID-STATE IMAGE PICKUP ELEMENT

PUB. NO.: **62-185471** [JP 62185471 A] PUBLISHED: August 13, 1987 (19870813)

INVENTOR(s): OZAKI TOSHIBUMI

OBA SHINYA NAKAI MASAAKI ANDO HARUHISA AKIMOTO HAJIME SASANO AKIRA

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 61-025862 [JP 8625862] FILED: February 10, 1986 (19860210) INTL CLASS: [4] H04N-005/335; H01L-027/14

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 578, Vol. 12, No. 30, Pg. 24, January

28, 1988 (19880128)

ABSTRACT

PURPOSE: To reduce random noise, to shorten the time for mixing a smear charge to a signal and to have a high S/N and a low smear by providing an amplifier and a correlation double sampling circuit every vertical signal line of a MOS type image pickup element, resetting the vertical signal line and thereafter reading a signal charge.

CONSTITUTION: During a horizontal blacking period, a voltage RG goes to a high level and when a reset switch 25 is opened, a pseudo signal in the vertical signal line is discharged. Then, when the voltage RG goes to a low level, noise voltage V(sub n) due to the heat noise of a reset switch 25 is amplified by the amplifier 21 and sample held to a capacity 28. The fluctuation in potential of the vertical signal line in which the noise voltage V(sub n) is superimposed on the fluctuation V(sub s) in potential of the vertical signal line due to the signal charge is amplified by the amplifier 21 and sample held to a capacity 27. The fluctuation V(sub s) in potential of the vertical signal line due to the real signal charge is outputted to the output of a differential amplifier 24. The pass band of the amplifier 21 can be lowered to below 1MH and the noise can be easily reduced. The time for mixing the quantity of the smear charge can be reduced to lower the smear.

卵日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 185471

@int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)8月13日

H 04 N 5/335 H 01 L 27/14 E-8420-5C 7525-5F

審査請求 未請求 発明の数 1 (全9頁)

②発明の名称 固体撮像素子

②特 願 昭61-25862

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 俊 文 砂発 明 者 尾 崎 央研究所内 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 弥 眀 者 大 場 信 ②発 央研究所内 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 正 賁 明者 井 仍発 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 治 久 ②発 明 渚 安 藤 央研究所内 東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 閉 人 の出 30代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 細 書

発明の名称 固体機像業子

特許請求の範囲

2 次元状に配置した光電変換素子と、該光電変換素子を選択する垂直スイッチ手段と、該垂直スイッチ手段の出力端を列毎に接続した垂直信号線の選択を行なり水平スイッチ手段の出力端を行ないて、上記を付けないで、上記をはできます。 はながら は の の 電位を 検知 といる は の で の 垂直信号線の 電位を 検知して 増幅 手段と、上記りセット ほの空の 垂直信号線の 電位と信号 戦荷の ある時の 垂直信号線の 電位の 多姿を 出力する手段とを 設けたことを 特徴とする 固体操像者。

発明の詳細な説明

〔発明の利用分野〕

本発明は、固体強康素子に係り、特にMOS型 固体操康素子において、高感度、低スメアを実現 するのに好適な回路構成とその制御法に関する。

[発明の背景]

従来、2次元固体機像素子の1種としてMOS **型固体撮像業子が知られている(青木によるアイ** エス エス シー シー ダイジエストの26頁 ; 1980年 (ISSCC Digest, p 26, 1980))。 第1図は、MOS型固体撮像素子の一従来例を示 十回路構成図である。1は2次元状に配置された 光電変換素子、3.5は光電変換素子内の信号電 荷を順に読み出すための垂直ならびに水平走査回 路、2は垂直走査回路のパルスによりオンオフす る垂直スイッチ、9は垂直走査回路のパルスを各 垂直スイッチに伝達する垂直ゲート線、6は水平 走査回路のパルスによりオンオフ水平スインチ、 4 は垂直信号線、7 は果子外部の増幅器、8 は水 平信号線を示す。本回路においては、光電変換素 子1の信号電荷は、垂直走査回路3により過択さ れた垂直スイツチ2が開くと垂直信号線4に送ら れ、その後水平走査回路5により水平スイッチ6 が順次開閉し、水平信号線8を経て増幅器でより 銃み出される。

本案子は、光利用率が高く信号電荷量が多いという利点を有するが以下の2点の欠点を有する。 第1に、信号疣み出しに伴うランダム雑音が大きく、低照度における信号対雑音比(以下S/Nと略す)が低い。また、明るい被照体を写したときに、再生極の上下に白く尾を引く垂直スメア現象が生じ、高照度機像時には重質劣化の要因となる。 【発明の目的】

本発明の目的は、MOS型固体機像素子の高い 光利用率を保ちつつ、ランダム雑音ならびにスメ アを低減し、高S/Nかつ低スメアの固体機像素 子を提供するととにある。

[発明の概要]

MOS型固体機像表子のランダム雑音の主成分には、水平スイッチで生じる雑音と素子外部の増幅器で生じる雑音の2つがある。第1の水平スイッチで生じる雑音は、本質的に、CCD(Charge Coupler Device)で通例用いられるFDA(Floating Diffusion Amplifier)回路で発生するリセット雑音と同一メカニズムにより発

5、第1に従来素子に比し、増幅器の入力端につく容量を低減し、信号振幅を大きくとれるからである。第2に、増幅器に必要とされる通過帯域を 小さくするととができるからである。

さて、MOS型機像素子にかけるスメア現象は 垂直信号線に不要電荷が進入するために発生する。 本発明にかいては、垂直信号線をリセットした後 真の信号電荷を読むため、スメアの進入時間を低 滅できスメアを低減できる。

[発明の実施例]

以下、本発明の第1の実施例を第2図ならびに第3図を用い説明する。第2図は、本発明の一実施例の回路構成図を示す。1~6と9は第1図と同一のものを示す。21は各垂直信号級の配位を検知増幅するための増幅回路、22と23は増幅器21の出力をサンブルホールドするためのスイッチ、27、28はサンブルホールドされた2つの信号の登を出力するための差動増幅器、25は垂直信号を出力するための差動増幅器、25は垂直信号を制たシャナスを

生する。すなわち、水平スイッチがオンオフし、 信号が続きれるとともに垂直信号線電位がリセツ トされる際に、水平スイッチの熱雑音により垂直 信号線のリセット電位がゆらぐことによりランダ ム雑音が発生する。FDA回路においては、この リセツト雑音の低級のために、相関2重サンプリ ング法が用いられている。 (M. H. WHITE et al. : IEEE J. Solid State Circuits, vol. SC-9 %1 p1-p12 (FEB. 1984) ;西田ほか:テレビジョン学会全国大会予稿集3 -2 p 4 5 (1985): 液酸ほか: テレビジョ ン学会全国大会予稿集3-5 p51(1985))。 本発明は、水平スイッチで生じる雑音がFDA回 路のりセツト雑音と同一メカニズムにより発生す ることに注目し、MOS型操像素子の各垂直信号 線ごとに増幅器と相関2重サンプリング法を行な う回路を設け、水平スイッチで生じる雑音を低波 するものである。さらに、増幅器を各垂直信号線 **どとに設けた結果、従来素子のもり1つの大きな** 権音原である増幅器の雑音を低酸できる。なぜな

は垂直信号部のリセット電圧を供給するリセットドレインである。また、第3図は、第2図の表子を駆動するためのパルスタイミングを示す。HBLは水平ブランキング期間を示し、RG、S1、S2は第2図の各端子にかかる電圧を示す。以下、本実施例の動作を説明する。

チ2が開き、光電変換素子1から垂直信号線4に信号は荷Q。が続み出される(第3図 t。)。この信号電荷による垂直信号線電位変動 V。=Q。

/ C v (C v は垂直信号線で量を示す)に雑音電圧 v。が重量された垂直信号線の電位変動 V。+

v。は、増幅器 2 1により増幅され、スイッチ2 2が開閉すると容量 2 7に G。(V。+ v。)の 退位変動としてサンブルホールドされる(第3図 t。)。以上の動作の仮に、差動増幅を2 4 の がのよる垂直信号線の電位で変動 V。

が G。だけ増幅されて(G。は差動増幅器 2 4 の グインを示す)出力されることになる。この後、水平走査回路 5 により、水平スイッチ 6 が 順次開閉し、増幅された信号が出力される。

さて、以上の実施例において、主たる雑音原は 増幅器 2 1 の発生する雑音となる。なぜなら、信 号は増幅器 2 1 により増幅されるために、増幅器 2 1 の電圧ゲインを大きくとればサンプルホール ド回路ならびに増幅器 2 4 の雑音は無視し得るよ

型素子の受光部には何ら変更を加えることなく、 高い光利用率を保ちながら、 ランダム 雑音ならび にスメアを低値することができる。

次に、本発明の第2の実施例を第4図を5びに 第5図を用い述べる。第2図の実施例にかいては 各増幅器が直旋結合されているので各増幅器の動 作点を高利得領域に設定するのが困難な場合があ る。本実施例は、との問題を解消するために、 MOS A/D変換器で広く用いられている自己パイナス用スインチ(中谷他:昭和60年度電子通 信学会総合大会予稿444 p2-162(1985)) を用いるものである。

第4図は、本発明の第2の実施例の回路構成図を示す。図中1~6と9は第1図と同一のものである。41は各垂直信号線の電位を検知増幅するための増幅回路、42は増幅回路41を高利得領域に設定するための自己バイアススイッチ、43はカップリング容量、44は第2の増幅回路、45は増幅回路44を高利得領域に設定するための自己バイアススイッチ、46は信号をサンブル

うに設計できるからである。一方、増幅器 2 1 に必要な動作速度は、容量 2 7。 2 8 にサンブルホールドが充分に行なわれる速度であれば良い。 その結果、増幅器 2 1 の通過帯域を従来の M O S 型業子が 3 M H Z 程度であつたのに対し、 1 M H 程度以下と低くとることができ、容易に低雑音化が可能となる。

また、一方、信号に混入するスメア電荷量は差 動出力をしているためスイッチ23が閉じた後、 スイッチ22が閉じるまでの時間となる(第3図 にT:で示す。)。従つて、従来のMOS型案子 では一水平走査期間中スメアが混入したのに対し、 約1/30程度にこの混入時間を低減することが でき、低スメア化が可能となる。

なお、本実施例では、増幅器 2 1 , 2 4 を水平 方向の画素数だけ並列化しているために、消費電力が問題となる場合がある。この様な場合には、 各増幅器をベルス動作させることにより低消費電力化を図ることができる。

以上、述べた様に、本実施例によれば、MOS

ホールドするためのスイッチ、47は信号を出力するための増幅器である。第5回は第4回の業子を駆動するためのパルスタイミングを示す。HBLは水平ブランキング期間を示し、81,82,83は第4回の対応する端子にかかる電圧を示す。以下、本実施例の動作を説明する。

線の電位変励は増幅器41により増幅された後、カップリング容量43を介し、増幅器44の入力 端に表われ、増幅器44により更に増幅される。 この時の増幅器44の出力をサンプルホールドす ることにより、信号電荷による垂直信号線の電位 変励を増幅した出力のみをサンプルホールドする ことができる(第4図 ts)。この後、水平走査 回路5が動作し、水平スイッチ6が順次開閉する ことにより、増幅47を介し、信号が順次出力される。

本実施例においても、第2図と同様なランダム 雑音抑圧効果、たらびにスメア抑圧効果を得るこ とができる。更に、本実施例は、各増幅器の直流 幼作点の設定が自己パイアスにより行なわれるの で、容易に高利得領域で増幅器を動作させること ができるといり利点を有する。

さらに、本発明の第3の実施例を第6図、第7図を用い説明する。第4図の実施例においては、 唯幅器41の維音が主維音原となる。従つて増幅 器41の出力を充分に帯域制限することにより低

V。はゲート61のゲート電圧となつている。従 つて、ゲート61下のポテンシャルはV。一Vぃ となる。ことにVいはゲート61のしきい電圧で ある。との時、ドレイン63の電圧を低レベルか ら高レベルにすると、建荷が容量 6 2 からドレイ ン 6 3 に疣れ出す (第 7 図(b) t = ti)。 伝送の 最終時刻においては、容量 6 2 の電位は、 V。 -V.aとなる (第7図(b) t = t :)。 この容量 62 の電位を増幅器 6.4 により検知することにより、 垂直信号線の電位変動を読み出すことができる。 本回路における雑音を解析すると、増幅器 4 1 の 維音のうち電荷伝送時間 しょの逆数 1/しょの周 波数帯域の成分だけが、容量62の電圧のゆらぎ に寄与することがわかる。すなわち、本回路は、 増幅器 4 1 の雑音に対する低域通過フィルタとし て動作するととになる。

以上述べたように、本実施例では電荷転送回路 が低域通過フイルタとして働き、増幅器41の符 域制限を行なうととができるので、ランダム雑音 の低級を容易に行える。 維音化を図ることができる。本実施例は、この帯 域制限を行なうために、増幅器 4 1 の出力に電荷 転送回路を付加したものである。

第6図は、本発明の第3の実施例の回路構成図を示す。1~6、9、41~47は第4図と同一である。61は増幅器41の出力運圧を容量62に伝達するための転送ゲート、63は容量62に電荷を入力するためのドレイン、64は容量62の電位を検出するための増幅器である。第7図(a)は第6図の森子を駆励するためのパルスタイミングを示す。HBLは水平プランキング期間を示し、81、82、83、CIは第6図の対応する各端子にかかる電圧を示す。本案子の動作は、第4図の場合とほぼ同様である。異なる点は、61~64からなる電荷転送型の低域通過フイルタの動作である。以下この動作を第7図(b)を用いて説明する。

第7図(b)は第7図(a)の時刻 t 1 , t 2 時のゲート 6 1並びにドレイン 6 3 、容量 6 2 のポテンシャルを示すものである。増幅器 4 1 の出力電圧

本発明の第4の実施例を第8図、第9図を用い 説明する。単板カラー固体機像素子においては、 解像配の高い高面質を実現する方法としてインターレース走査を行なり垂直2面素読み出し方式が ある。また、スメアを低減する手段として、小沢 他、1984年テレビジョン学会全国大会予稿集3 -13 P67 に記載のスメア差動方式がある。 本実施例はこれらの方法を本発明で実現した例で ある。

第8図は、本発明の第4の実施例の回路構成図を示す。1~6,9 41~47は第4図と同様である。但し、垂直走査回路31には2行同時既み出しのためのインターレース定査を行なう回路が付加され、サンブルホールドのためのスイッチ46、信号を出力するための増幅器47、水平スイッチ6が各垂直信号線ごとに3つずつ接続され、出力線が3本ある。第9図は、本素子を駆動するためのパルスタイミングを示す。HBLは水平ブランキング期間を示し、31、32、33、34、35は第8図の対応する端子にかかる電圧を示す。

以下、本実施例の動作を説明する。

本実施例においては、まず、水平ブランキング 期間の第1の期間(第9図T」の期間)にスメア 信号を容量 48-1に読み出しサンブルホールド する。この時貌み出されるスメア量は、スイッチ 32が閉じてからスイッチ33が開き再び閉じる までの時間で。に垂直信号線に混入する量となる。 つぎの期間(第9図12の期間)に第1の信号を 容量48-2に銃み出しサンブルホールドする。 最後の期間(第9図T』の期間)に、第2の信号 を容量48-3に航み出しサンプルホールドする。 との後、水平走査回路5が動作し、順次水平スイ ッチ 6 が開閉するとスメア電荷と、2 つの信号電 荷が同時に読み出される。との2つの信号電荷か らスメア電荷を収算することにより、スメア電荷 を含まない垂直2画素の信号電荷を得ることがで きる。

以上述べた様に、本実施例ではサンプルホール ド回路並びに出力回路を各垂直信号線ごとに複数 個配列することにより容易に2行同時統み出しを

かに開く。この結果、飽和している光電変換素子 1の電荷の一部は垂直信号線4へ流れ出す。この 使、RAB回路のドレイン102, ゲート101 の順に電圧を低くして、垂直スイッチ2を 常 閉 で にする。この結果信号統み出し期間には光電変換 素子1は飽和以前の状態にあり、ブルーミング現 象は生じない。なお、垂直信号線4に流れ出た電 荷は、スメア電荷とともに素子外部に掃き出され る。この後の動作は第4図と全く同様である。

以上述べたように、本実施例では光電変換素子 1から信号を続む直前に、 随和している光電変換 索子の電荷の一部を索子外部に帰き出して、光電 変換素子1を非飽和状態にできるのでブルーミン グ現象を抑圧できる。

[発明の効果]

本発明によれば、MOS型間体操像素子の受光 部に何ら変更を加えることなく、ランダム雑音を 低波することができ、かつ、スメア電荷の信号へ の混入する時間を短くすることができるので、高 S/Nかつ低スメアの固体操像素子を実現できる。 スメア差動法を実現できる。

本発明の第5の実施例を第10図。第11図を 用いて説明する。固体操像数子には強い光があた つた時、光電変換数子1が飽和し、過剰となつた 電荷が垂直信号線4に溢れ込み、スメアと同様に 強い光が当つた部分の上下に白い帯状の接信号が 現われて画質を劣化させる。これをプルーミング 現象と呼んでいるが、この現象を抑圧する手段と して、実顧昭55-130240 号公報に記載の BAB回路がある。本実施例は、このRAB回路 を本発明において実現するものである。

第10図は、本発明の第5の実施例の回路構成 図を示す。1~6,9ならびに41~47は第4 図と同様であり、101,102はプルーミング 抑圧を行なうRAB回路のゲートとそのドレイン である。第11図は、本業子の駆動パルスタイミ ングを示す。以下、本実施例の動作を説明する。

水平プランキング期間に入ると、RAB回路の グート101に電圧を加え、続いてドレイン102 にわずかな電圧を加えて、垂直スインチ2をわず

図面の簡単な説明


第1図は従来の間体操像素子の回路構成図、第2図、第4図、第6図、第8図、第10図は本発明の実施例を示す図、第3図、第5図、第7図、第9図、第11図は駆動パルスのタイミングを示す図である。


1 … 光電変換業子、2 … 垂直スイッチ、3 … 垂直 走査回路、4 … 垂直信号線、5 … 水平走査回路、 6 … 水平スイッチ、9 … 垂直ゲート線、2 1, 4 1, 4 4 … 増幅器、2 2, 2 3, 4 6 … サンブ ルホールドスイッチ、2 4 … 差動用増幅器、4 7 … 出力用増幅器、2 5 … リセットスイッチ、2 6 … リセットドレイン、2 7, 2 8 … サンブルホー ルド容量、4 2, 4 5 … 自己パイアス用スイッチ、 4 3 … カップリングコンデンサ、6 1 … 転送ゲー ト、6 3 … 電荷入力用ドレイン、1 0 1 … R A B 回路ゲート、1 0 2 … R A B 回路ドレイン。


代理人 弁理士 小川勝男会


特開昭62-185471(6)

第 2 図













特開昭62-185471(ア)












特開昭62-185471(8)





第 11 図



特開昭62-185471(9)

第1頁の統き

砂発 明 者 秋 元 肇 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 央研究所内

②発 明 者 笹 野 晃 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 央研究所内